Архитектуры ПЛИС фирмы Xilinx: CPLD и FPGA 7-й серии

Автор(ы)

Соловьев В.В

Год

2016

Язык

rus

Теги

Микроконтроллеры и встраиваемые системы Строительство и архитектура

Аннотация

Архитектуры ПЛИС фирмы Xilinx: CPLD и FPGA 7-й серии Год издания : 2016 Автор : Соловьев В.В. Жанр или тематика : ПЛИС Издательство : М.: Горячая линия - Телеком ISBN : 978-5-9912-0500-9 Язык : Русский Формат : DjVu Качество : Отсканированные страницы Количество страниц : 392 Описание : Рассмотрены архитектуры программируемых логических интегральных схем (ПЛИС) фирмы Xilinx. Приведена краткая классификация ПЛИС, дано введение в технологии проектирования на основе ПЛИС, описаны архитектуры CPLD и подробно рассмотрены архитектуры FPGA 7-й серии. В частности, внутренняя логика FPGA: конфигурируемые логические блоки, распределенная память, сдвиговые регистры, мультиплексоры и логика переноса; блоки цифровой обработки сигналов; блоки памяти RAM; режим памяти FIFO; блок встроенной коррекции ошибок при записи и чтении памяти. Кроме того, подробно рассмотрена система ввода-вывода, ресурсы синхронизации и вопросы конфигурирования FPGA. В приложениях дано описание примитивов и макросов, а также временных моделей элементов архитектуры FPGA. Большинство глав заканчивается особенностями применения соответствующих функциональных блоков, что значительно упрощает практическое использование компонентов архитектуры FPGA. Для инженеров-практиков, разработчиков электронных систем на основе ПЛИС, студентов и преподавателей, может быть полезна аспирантам и научным работникам, а также менеджерам, специалистам по продаже ПЛИС. Примеры страниц Оглавление Предисловие Программируемые логические интегральные схемы CPLD семейства XC9500XL CPLD семейства CoolRunnerll Внутренняя логика FPGA: конфигурируемые логические блоки CLB, секции, функциональные генераторы LUT Секции цифровой обработки сигналов DSP48E1 Блоки памяти RAM Память типа FIFO Встроенная коррекция ошибок блоков памяти Система ввода-вывода SelectIO Логические ресурсы ввода-вывода Расширенные логические ресурсы ввода-вывода Ресурсы синхронизации FPGA 7-й серии Блоки формирования синхросигналов СМТ Конфигурирование FPGA 7-й серии Заключение Приложение А. Примитивы FPGA 7-й серии Приложение Б. Временные модели FPGA 7-й серии Литература Список сокращений Предметный указатель